저비용 전용 디지털 격리 회로 설계

본 논문은 디지털 격리 회로를 특수 IC 없이 일반용 트랜지스터와 PCB에 구현된 공기코어 트랜스포머만으로 구현하는 방법을 제시한다. 서론에서는 전통적인 광절연기와 전자기·정전용량 결합형 디지털 격리기의 장점에도 불구하고, 저용량 생산이나 장기 수명 제품에서는 부품 공급망 위험과 폐기 위험이 존재함을 지적한다. 이러한 문제를 해결하기 위해 40년 이상 생산된 2N7002 MOSFET와 MMBT3904 NPN 트랜지스터 같은 범용 부품을 사용한 완전 이산형 설계를 제안한다. 송신부는 교차 결합 MOSFET 쌍(Q5, Q6)이 제공하는 음성 저항을 이용해 LC 발진을 만든다. 여기서 L은 PCB 트레이스로 만든 0.4 ~ 1.6 µH 공기코어 인덕터이며, C는 트랜지스터 자체의 기생 정전용량이다. 발진 주파수는 약 15 MHz로 설계했으며, 5 V 로직이 ‘1’일 때만 전원을 공급해 발진을 켜고 ‘0’일 때는 발진을 끈다. 이는 간단한 온‑오프 키잉 방식으로 디지털 데이터를 변조한다. 수신부는 동일한 구조의 코일(L2)과 두 개의 NPN 트랜지스터(Q7, Q8)를 사용해 유도 전압을 전파·정류한다. 유도 전압이 충분히 크면 한쪽 트랜지스터가 포화되어 컬렉터를 LOW로 끌어내며 논리 ‘0’를 출력하고, 반대 위상에서는 다른 트랜지스터가 동일하게 동작한다. 트랜지스터의 포화·복귀 시간(≈100 ns)이 자연적인 저역통과 필터 역할을 하여 출력 파형을 안정화한다. PCB 구현은 2층 1.6 mm FR‑4 기판에 35 µm 구리 트레이스를 사용해 8턴 사각 코일을 양면에 배치한다. 코일 면적은 약 16 mm × 16 mm이며, 트레이스 폭·간격은 각각 200 µm이다. 이 구조는 기판 자체의 유전강도(>20 kV/mm)를 이용해 1 kV 이상의 절연을 제공한다. 부품은 SOT‑23 패키지 MOSFET·NPN, 02010·1206 저항만 사용해 비용과 부피를 최소화한다. 실험 결과는 1 Mbps NRZ 데이터 전송 시 200 ns 전파 지연과 깨끗한 아이 디아그램을 보여준다. 전력 소모는 송신부 최대 25 mW, 수신부 5 mW이며, PCB 면적은 3.4 cm²에 불과해 소형화가 가능하다. 또한, 반브리지 구동을 위한 하드웨어 락아웃 회로를 제안한다. 두 개의 송신 발진기를 하나의 회로에 겹쳐 고측·저측 구동 신호를 동시에 제어하면서, +5 V, –5 V, 0 V 입력에 따라 각각 고측 구동, 저측 구동, 혹은 두 구동 모두 차단하도록 설계되었다. 측정된 파형은 약 300 ns의 자연적인 데드타임을 보이며, 50 kHz 스위칭에서도 깨끗한 논리 레벨을 유지한다. 결론에서는 이 설계가 부품 공급망 위험을 최소화하고, 장기 수명 제품에 적합한 ‘벤더 프리’ 디지털 격리 솔루션을 제공함을 강조한다. 다만, 고주파 발진을 위한 인덕터 설계와 트랜지스터 포화 복귀 시간에 의존하는 저역통과 특성은 높은 데이터 레이트(수십 Mbps 이상)에서는 제한이 될 수 있음을 언급한다. 향후 연구로는 코일 설계 최적화, 고속 트랜지스터 사용, 그리고 다채널 확장을 통한 데이터 전송률 향상이 제시된다.