입력 제약을 고려한 신경망 기반 시간 가변 제어 장벽 함수와 STL 제어 설계

본 논문은 연속시간 비선형 제어 시스템 Σ: ẋ = f(x,u) 에 대해 입력 제약 U⊂ℝ^m 를 만족하면서 신호 시간 논리(STL) 사양 Φ를 이행하는 제어기 u = g(x,t)를 설계하는 문제를 다룬다. 기존의 STL‑CBF 접근법은 (i) 손으로 설계한 시간‑가변 제어 장벽 함수 템플릿에 의존하고, (ii) 선형 시스템에만 적용 가능하며, (iii) 입력 제한이 강하면 QP가 불가능해지는 한계가 있었다. 이를 극복하기 위해 저자들은 다음과 같은 4단계 프레임워크를 제안한다. 1. **STL‑기반 시간‑가변 집합 구성** STL 사양 Φ는 ‘항상(□)’·‘언제든지(◇)’ 연산자를 포함하는 구간별 서브포뮬러 φ_i 로 구성된다. 각 φ_i에 대해 활성화 구간 I_i=