임베디드 시스템 SRAM PUF 온도 민감도 비교 분석

본 연구는 STM32F401RE와 STM32F446RE 두 마이크로컨트롤러의 내장 SRAM을 이용한 PUF 성능을 동일한 인증 루틴으로 평가하고, 10 °C·25 °C·50 °C 세 온도 조건에서의 노이즈와 오류 정정 요구량을 비교한다. 실험 결과, 고성능 F446RE는 온도 변화에 따른 비트 오류가 크게 증가해 F401RE에 비해 더 높은 오류 정정 비용이 필요함을 확인했다.

저자: Martina Zeinzinger, Josef Langer, Florian Eibensteiner

임베디드 시스템 SRAM PUF 온도 민감도 비교 분석
본 논문은 물리적 복제 불가능성을 활용한 하드웨어 보안 원천인 SRAM Physical Unclonable Function(PUF)의 온도 민감도를 두 종류의 STM32 마이크로컨트롤러를 통해 비교 분석한다. 연구 배경으로, SRAM PUF는 전원 인가 시 SRAM 셀의 초기값이 제조 공정상의 미세한 변동에 의해 결정되는 특성을 이용해 디지털 지문을 생성한다. 이러한 지문은 전원 사이클마다 거의 동일하지만, 온도·전압·노화 등에 의해 노이즈가 발생한다. 특히 온도 변화는 셀의 임계 전압을 변동시켜 강셀(strong cell)과 약셀(weak cell)의 비율을 바꾸므로, 인증 시스템 설계 시 반드시 고려해야 할 요소이다. 연구자는 동일한 PUF 인증 루틴을 두 MCU에 이식하고, 14대씩 총 28대의 보드(F401RE와 F446RE)를 사용해 실험을 진행하였다. F401RE는 96 KB SRAM, 84 MHz 코어, 엔트리 레벨 제품이며, F446RE는 128 KB SRAM, 180 MHz 코어, 고성능 제품이다. 두 보드 모두 90 nm 공정으로 제조되었으며, 동일한 개발 보드(Nucleo) 형태를 사용해 실험 환경을 통일하였다. 온도 실험은 자체 제작한 저비용 클라이맥스 챔버에서 10 °C, 25 °C, 50 °C 세 구간으로 수행되었다. 각 온도에 도달하면 몇 분간 안정화 후 전원 사이클을 150번 반복해 SRAM 초기값을 수집하였다. 전원 사이클은 USB 연결을 물리적으로 차단·재연결하는 방식으로 구현했으며, 모든 보드를 동시에 연결해 데이터 수집 효율을 높였다. 내부 온도 센서는 정확도가 낮아 실제 온도와 차이가 있었지만, 온도 차이 자체가 실험 변수로 충분히 작용하였다. 수집된 데이터는 Fractional Hamming Distance(FHD)를 기준으로 분석되었다. intra‑class FHD(신뢰도)는 동일 보드가 서로 다른 전원 사이클에서 얼마나 일관된 비트를 반환하는지를 나타내며, inter‑class FHD(고유성)는 서로 다른 보드 간의 비트 차이를 측정한다. F401RE는 10 °C·25 °C·50 °C 모두에서 평균 intra‑FHD가 2.8 % 이하로 안정적인 재현성을 보였으며, inter‑FHD는 48 %~51 % 범위로 거의 이론적 50 %에 근접했다. 반면 F446RE는 25 °C에서는 4.1 %의 intra‑FHD를 기록했지만, 50 °C에서는 8.3 %까지 상승하였다. 이는 고온에서 약셀 비율이 급증함을 의미한다. 온도 차이에 따른 상대적 FHD도 F446RE에서 더 크게 나타나, enrollment 온도와 인증 온도 간 차이가 클수록 오류 정정 부담이 급격히 증가한다는 점을 확인했다. 오류 정정을 위해 퍼지 익스트랙터와 BCH 코드 기반 ECC를 적용하였다. F401RE는 2 % 이하의 오류율을 보였으며, 단일 BCH(63, 45) 코드로도 99.9 % 이상의 복구 성공률을 달성했다. 반면 F446RE는 6 % 이상의 오류가 관측돼, 다중 단계 ECC(예: BCH(127, 106) + Reed‑Solomon) 조합이 필요했다. 이는 보드 선택이 전체 보안 프로토콜의 복잡도와 전력 소모에 직접적인 영향을 미친다는 실용적 시사점을 제공한다. 또한, ARM Cortex‑M4 MCU는 시스템 리셋 시 SRAM 전원을 차단하지 않아, 전압 강하나 소프트 리셋 상황에서 PUF가 재생성되지 못하는 문제가 있다. 논문은 물리적 배터리 분리, 전압 강하 검출, 혹은 전원 차단 회로 삽입 등을 통해 완전 리셋을 보장해야 함을 강조한다. 결론적으로, 동일 패밀리 내에서도 코어 클럭, SRAM 용량, 전원 관리 차이가 PUF의 온도 민감도와 오류 정정 요구량에 큰 차이를 만든다. 설계 단계에서 이러한 차이를 정량적으로 평가하고, 목표 보안 수준에 맞는 ECC 설계와 온도 보정 메커니즘(예: 온도 기반 헬퍼 데이터 보정)을 함께 고려해야 한다. 본 연구는 임베디드 시스템에서 온도 변화에 강인한 SRAM PUF를 구현하기 위한 초기 설계 가이드라인을 제공한다.

원본 논문

고화질 논문을 불러오는 중입니다...

댓글 및 학술 토론

Loading comments...

의견 남기기