위상 반전형 균형 결합선 DC 차단기와 광대역 SIW 밸런 설계

본 논문은 차동 모드 신호 전송에 적합한 평면형 DC 차단기(DC‑blocker)를 설계·제작하고, 그 이론적 기반을 기존의 짝·홀수 모드 임피던스 모델이 아닌 파동 산란 전이 행렬(Scattering Transfer Matrix, STM)로 재구성한다. 저자는 전송선의 전압·전류 행렬 대신 파동 기반 행렬을 사용함으로써, 연쇄(cascade) 구조에 매우 직관적인 해석을 가능하게 한다. STM은 각 단계의 행렬을 단순히 곱하면 전체 네트워크의 전이 행렬을 얻을 수 있는 특성을 가지며, 이를 통해 다단 DC 차단기(n‑step)의 전체 행렬을 식(5)–(7)로 도출한다. 이 행렬을 이용하면 임피던스 파라미터(Z‑parameters), 산란 파라미터(S‑parameters) 등 다른 네트워크 특성을 손쉽게 계산할 수 있다. 설계 핵심은 Shielded Broadside Coupled Stripline(SBCSL)이라는 균형 전송선 구조 안에 결합선(coupled‑line) 구간을 삽입해 DC 차단과 동시에 위상 반전(phase‑inversion) 기능을 구현하는 것이다. 위상 반전은 1:1 변압기와 동일한 효과를 제공하므로, 연속된 액티브 스테이지를 직접 연결할 때 임피던스 매칭이 자동으로 이루어진다. 기존 PCB에서 결합선 간격을 최소화해야 하는 문제를 해결하기 위해, 저자는 보조 결합선(auxiliary couplings)을 활용해 전체 결합비(CR)를 크게 유지하면서도 공극을 기존 구조 대비 약 10배 확대하였다. 이는 제조 공정에서 발생하는 미세 간격 오차에 대한 민감도를 크게 낮추고, 높은 DC 전압 차에 대한 내성을 부여한다. 논문은 또한 균형 구조가 차동 모드에서 입력 임피던스를 절반으로 감소시키는 메커니즘을 분석한다. 이 효과는 동일한 결합비와 전기 길이 조건에서도 더 넓은 주파수 대역에서 저반사(≤‑10 dB)를 유지하게 하며, 파라미터 스윕(결합비, 기준 임피던스, 전기 길이 등)을 통해 반환 손실과 공통 모드 억제(CMRR) 사이의 트레이드오프를 정량화한다. 최적 설계 조건에서는 5.6–8.4 GHz 구간에서 50 Ω 차동 입력 포트에 대해 반환 손실이 10 dB 이하이며, 공통 모드 전송은 5 dB 이하로 억제된다. 실험적으로는 5‑layer FR‑4 기판에 단일 레이어 PCB로 구현한 DC 차단기를 제작하고, SIW( substrate integrated waveguide ) 기반 광대역 balun을 설계해 코액시얼‑모드에서 차동‑모드로 변환하였다. 이 balun은 5–9 GHz 전역에서 거의 완벽한 전압·전류 위상 일치를 보여, 차단기의 S‑파라미터 추출에 큰 오차를 발생시키지 않는다. 측정 결과는 시뮬레이션과 일치하며, 설계된 구조가 높은 제조 공차 내성과 높은 DC 전압 차를 견디는 동시에 넓은 대역폭을 제공함을 입증한다. 마지막으로, 저자는 이 구조를 밀리미터파(mm‑wave) IC에 적용하기 위한 고압축 스파이럴형 설계 아이디어를 제시한다. 고주파에서 손실을 최소화하기 위해 금속‑절연‑금속(MIM) 공정을 이용한 미세 결합선 대신, 동일한 원리를 적용한 다중 층 스택 구조를 제안한다. 이와 같은 설계는 차동 전송선 기반 고속 디지털 인터페이스, RF‑IC, 그리고 차동 전력 전송 시스템에서 DC 차단 및 위상 반전 기능을 구현하는 새로운 접근법을 제공한다.