비선형 회로의 동질 모델링

본 논문은 전기 회로의 비선형 소자를 전역적으로 기술하기 위한 새로운 모델링 체계를 제안한다. 기존의 전압·전류, 전하·플럭스 등 전통적인 회로 변수는 각각 전압‑제어 혹은 전류‑제어라는 가정을 필요로 하며, 이는 개방 회로나 단락 회로와 같은 특수 상황에서 모델링을 복잡하게 만든다. 저자는 이러한 제한을 없애고 회로의 내재된 대칭성을 보존하기 위해 ‘동질 변수(u)’라는 개념을 도입한다. 1. **선형 회로와 동질 변수** 선형 회로에서는 저항을 pv‑qi=0 형태의 동질 방정식으로 표현한다. 여기서 p와 q는 비영인 스칼라 파라미터이며, (p:q)는 프로젝트ive 좌표로서 저항의 임피던스와 어드미턴스를 동시에 포함한다. 회로 토폴로지는 행렬 A와 B 로 기술되고, P와 Q는 각각 p와 q를 대각 행렬 형태로 배치한다. 이때 일반적인 DAE 형태인 APBQ·u = (AQ‑BP)·s 를 얻으며, u는 각 브랜치에 대한 동질 변수 벡터이다. 전압‑제어 혹은 전류‑제어 모델은 Q 혹은 P 가 비특이적인 영역을 선택함으로써 기존의 브랜치 전압·전류, 노드 전위·루프 전류 모델을 특수화한다. 2. **비선형 소자의 전역 파라미터화** 비선형 저항, 커패시터, 인덕터, 멤리스터 등은 매끄러운 평면 곡선 f(i,v)=0 으로 정의된다. 저자는 매끄러운 1‑차원 매니폴드의 분류 정리를 이용해 이러한 곡선이 전역적으로 실선 ℝ 혹은 원 S¹ 로 동형임을 보인다. 따라서 곡선을 i=ψ(u), v=ζ(u) 형태로 전역 파라미터화할 수 있다. 여기서 ψ′(u)와 ζ′(u) 중 적어도 하나는 영이 아니므로, 동질 증가 저항은 (ψ′(u):ζ′(u)) 로 정의된다. 이는 선형 경우의 (p:q)와 직접 대응한다. 3. **동질 모델의 일반식** 회로 전체에 대해 A와 B 로 토폴로지를, ψc, ζc, ψl, ζl, ψr, ζr 로 각 소자의 특성을 기술한다. 최종 모델은 A_c ψ′_c(u_c) u′_c + A_l ψ_l(u_l) + A_r ψ_r(u_r) = 0 B_c ζ_c(u_c) + B_l ζ′_l(u_l) u′_l + B_r ζ_r(u_r) = 0 형태이며, u_c, u_l, u_r 가 각각 커패시터, 인덕터, 저항(또는 기타 소자)의 동질 변수이다. 독립 전원은 ψ_r, ζ_r 에 시간 의존성을 부여함으로써 포함하고, 제어 전원은 ψ, ζ 의 비대각 형태로 확장한다. 4. **분석적 응용** - **상태공간 문제**: 동질 변수 u는 모든 소자에 대해 상태 변수로 사용할 수 있어, 전압·전류가 동시에 0이 되는 임파스 점에서도 모델 차원 감소가 가능하다. - **임파스 현상**: 전통적인 모델에서는 임파스가 발생하면 미분 방정식이 정의되지 않지만, 동질 모델에서는 (ψ′, ζ′) 가 동시에 0이 되는 경우를 제외하고는 항상 정의된다. - **DAE 지수 분석**: 모델을 정규형으로 변환하고, 행렬 (AQ‑BP) 의 랭크와 스칼라 파라미터 p(u), q(u) 의 영-비영 여부에 따라 미분대수식의 지수를 판단한다. 이는 수치 해석과 시뮬레이션 안정성 평가에 유용하다. 5. **멤리스터와 커플링 효과** 멤리스터는 전하‑플럭스 관계를 갖는 소자로, 동일한 동질 파라미터화 기법을 적용한다. 커플링이 있는 경우 ψ와 ζ 가 대각형이 아니게 되며, 이는 다중 포트 소자나 상호 인덕턴스, 커패시턴스 등을 자연스럽게 모델링한다. 6. **예제와 시뮬레이션** 논문은 히스테리시스 루프, 비선형 저항, 멤리스터 회로 등을 통해 동질 모델의 적용 과정을 상세히 보여준다. 각 예제에서 전통적인 전압·전류 모델과 비교했을 때, 동질 모델이 더 적은 가정으로 동일하거나 더 정확한 동작을 기술함을 확인한다. 7. **결론** 동질 변수 기반의 비선형 회로 모델은 전통적인 전압·전류 기반 모델의 한계를 극복하고, 회로의 대칭성을 보존하면서 전역적인 해석을 가능하게 한다. 이는 회로 설계, 비선형 분석, 고급 시뮬레이션 등에 새로운 도구를 제공한다. 향후 연구에서는 다중 물리량 결합, 고차 비선형성, 실시간 제어와의 통합 등이 제시된다.