인공 망막을 위한 하이브리드 신경망·공간 변환 시스템

** 본 논문은 디지털·아날로그 하이브리드 신경망을 이용해 인공 망막을 구현하고, 8×8 배열에 대해 2차원 이산코사인 변환(DCT)을 수행하는 시스템을 설계·시뮬레이션·실험한다. 연구는 크게 네 부분으로 구성된다. 첫 번째 부분에서는 시스템의 전체 구조를 소개한다. 아날로그 신경세포는 펄스 발생기로 설계되어 광 입력을 전류 펄스 레이트로 변환한다. 이 펄스는 FPGA 기반 디지털 스캔 회로에 의해 고속(≥1 MHz)으로 읽혀 레지스터에 저장된다. 저장된 펄스는 가중치 매트릭스 T와 그 전치 T'와 곱해져 B = T·A·T' 형태의 DCT 연산을 수행한다. 가중치는 FPGA 내부 RAM에 저장되며, 시간‑온(time‑on) 방식으로 시냅스 전류를 제어한다. 즉, 각 시냅스는 ‘켜짐(on)’ 시간의 총합이 입력 펄스 수와 가중치에 비례하도록 설계된다. 두 번째 부분에서는 Matlab 시뮬레이션 결과를 제시한다. 아날로그 셀은 Runge‑Kutta 방법으로 모델링되었으며, 입력으로 8×8 광 강도 행렬을 사용한다. 시뮬레이션은 입력 레이어, 첫 번째 1차원 DCT 레이어, 두 번째 1차원 DCT 레이어 순으로 진행되며, 각 레이어의 펄스 파형을 그래프로 나타낸다. 결과는 이론적인 DCT 행렬과 일치함을 보이며, 다양한 테스트 패턴에 대해 정확히 변환이 수행됨을 확인한다. 세 번째 부분에서는 Spice 회로 시뮬레이션을 수행한다. 개별 아날로그 셀의 멤브레인 전위와 펄스 발생 메커니즘을 전압·전류 파형으로 검증하고, 전체 3‑레이어 네트워크의 동작을 전반적으로 확인한다. 회로 레이아웃과 전원 공급, 노이즈 마진 등을 고려한 설계가 제시된다. 네 번째 부분에서는 실제 하드웨어 구현을 다룬다. 구현은 두 가지 형태로 나뉜다. (1) 외부 아날로그 셀을 FPGA와 연결한 하이브리드 구현과 (2) FPGA 내부에 아날로그 셀을 에뮬레이트한 전부 디지털 구현이다. 병렬 구조와 직렬 구조 두 가지 설계 옵션을 제공한다. 병렬 구조는 64개의 연산 유닛이 동시에 동작해 64 사이클(≈82 µs) 내에 전체 연산을 마치지만, 논리 요소 사용량이 많다. 직렬 구조는 하나의 연산 유닛이 순차적으로 4096 사이클을 수행해 지연이 3배 이상 늘어나지만, FPGA 자원 소모가 적다. 두 구현 모두 FPGA 자원 사용량을 상세히 표로 제시했으며, 논리 요소, 레지스터, 핀, 메모리 비율 등을 비교한다. 시스템의 타이밍 특성을 분석한 결과, 펄스 → 시간‑온 변환 과정에서 최대 0.1 %의 오차가 발생하고, 아날로그 셀의 전압 감소율은 10 %/ms 수준이다. Monte‑Carlo 시뮬레이션을 통해 10 000개의 입력 패턴에 대한 지연 분포를 확인했으며, 최악의 경우 246 µs까지 지연이 발생한다. 학습 메커니즘은 주로 디지털 영역에서 구현되며, Hebbian 규칙을 이용한 가중치 업데이트가 가능하지만, DCT 가중치는 하드와이어드된 상태로 남아 있다. 따라서 현재 시스템은 변환 기능에 특화돼 있으며, 일반적인 신경망 학습에는 제한적이다. 마지막으로, 논문은 향후 유기 전자소자를 이용해 아날로그 셀을 대량 생산하고, 크라우드 소프트웨어 개발을 통해 다양한 응용 프로그램을 지원하는 로드맵을 제시한다. 그러나 실제 전력 소비, 잡음 내성, 대규모 확장성 등에 대한 정량적 데이터가 부족하고, 비교 실험이 제한적이다. 이러한 점을 보완한다면 저전력 비전 센서, 웨어러블 디바이스, 신경보철 등 다양한 분야에 적용 가능한 인공 망막 플랫폼으로 성장할 가능성이 있다. **