SDR 기반 차세대 통신 프로토타이핑을 위한 uPHYLA 프레임워크

본 논문은 차세대 무선 통신 시스템의 빠른 프로토타이핑을 목표로, USRP2와 GNU Radio를 기반으로 한 객체지향 프레임워크 uPHYLA를 설계·구현한 과정을 상세히 기술한다. 서론에서는 전통적인 FPGA·ASIC·DSP 기반 하드웨어 구현이 비용과 개발 기간 면에서 비효율적이며, 유연성과 모듈성 부족을 지적한다. 반면 SDR은 물리 계층(PHY)과 MAC 기능을 일반 목적 프로세서(GPP)에서 소프트웨어로 구현하고, RF·샘플링 등만 전용 하드웨어에 맡김으로써 높은 재구성성을 제공한다. 특히 USRP2는 가격·성능 균형이 뛰어나 GNU Radio와 자연스럽게 결합될 수 있다. 관련 연구에서는 기존 SDR 구현이 주로 하드웨어 중심이거나 특정 알고리즘에 국한된 경우가 많으며, 소프트웨어 아키텍처 관점에서의 논의는 부족함을 지적한다. 이에 저자들은 GNU Radio의 파이썬 스크립트 의존성을 최소화하고, C++ 기반의 고성능 블록을 중심으로 하는 uPHYLA를 제안한다. uPHYLA는 두 단계의 Wrapper 클래스를 도입해 상위 ‘Implementor’가 GNU Radio 리소스를 호출하고, 하위 레이어에서 사용자 정의 블록을 연결한다. 이를 통해 블록 간 결합도를 낮추고, 새로운 모듈 삽입을 용이하게 만든다. 프레임워크 설계에서는 디자인 패턴(Decorator, Adapter, Strategy, Template Method)을 적용해 구조적·행동적 재사용성을 확보한다. 또한 소프트웨어 개발 생명주기(SDLC)와 테스트‑드리븐 개발 방식을 채택해, 단위 테스트(CppUnit), 통합 테스트, 시스템 테스트를 단계별로 수행한다. 이러한 테스트 절차는 블록 기능 검증, 인터페이스 호환성, 하드웨어·소프트웨어 전체 체인의 요구사항 충족 여부를 확인한다. 구현 사례로는 PHYDYAS 프로젝트의 UL FBMC 수신기를 SISO와 MIMO 2×2 시나리오에서 구현하였다. FBMC은 OFDM 대비 스펙트럼 효율이 높고, 동적 스펙트럼 관리와 인지 라디오에 적합하지만 연산 복잡도가 크다. uPHYLA는 C++ 기반 고속 블록과 GNU Radio 스케줄러를 활용해 실시간 처리 요구를 만족한다. 하드웨어 구성은 Intel Core2 Quad Q9400 기반 워크스테이션에 듀얼 포트 Gigabit Ethernet 카드를 장착하고, 두 대의 USRP2(RFX2400 보드)와 외부 10 MHz 기준시·1 PPS 트리거를 이용해 샘플 동기화를 수행한다. 전송 측은 Agilent ESG와 Elektrobit C8 채널 에뮬레이터를 사용해 실제 무선 채널을 재현하였다. 소프트웨어 측면에서는 Ubuntu 10.04 64비트, GNU Radio 3.2.2, UHD 드라이버, Boost, Qt/qwt 라이브러리를 사용하였다. 사용자 인터페이스는 Qt4와 qwt5.2.1로 구현돼 채널 추정, 복조된 별자리, BER, SNR, CFO 등을 실시간으로 시각화한다. MIMO 시나리오에서는 제로 포싱(Zero‑Forcing) 기반 공간 다중화와 파일터뱅크 기반 변조·복조 체인을 구현했으며, 파일터 설계·동기화·채널 추정·데이터 디멀티플렉싱·디코딩 등 전체 흐름을 하나의 파이프라인으로 연결하였다. 실험 결과는 SISO와 MIMO 모두에서 기대한 BER·SNR 성능을 확인했으며, 실시간 GUI를 통해 시스템 파라미터를 동적으로 조정할 수 있음을 보여준다. 논문은 uPHYLA가 GNU Radio와 USRP2의 장점을 유지하면서도 C++ 기반 고성능 구현, 구조적 재사용성, 체계적 테스트를 통해 차세대 무선 시스템의 빠른 검증·시연을 가능하게 한다고 결론짓는다. 향후 작업으로는 최신 GNU Radio 3.8·4.0 API와 USRP N200/N210·X310 등 최신 하드웨어와의 호환성 검증, 그리고 더 복잡한 MIMO·Massive MIMO·다중 사용자 시나리오에 대한 확장이 제시된다.