초저전력 근접센서 BNN 설계 자동화 새로운 도약

본 논문은 배터리 구동형 항상‑ON 디바이스에 적합한 초저전력 근접센서 처리를 목표로, 이진 신경망(BNN)의 논리적 특성을 활용한 순수 조합형 하드웨어 설계와 자동 합성 흐름을 제시한다. 서론에서는 센서‑근접 처리의 필요성을 강조하고, 기존 아날로그‑디지털 혼합 접근법이 갖는 전력·대역폭 한계를 지적한다. BNN은 가중치와 활성화가 1비트로 표현되어 XNOR 연산, 팝카운트, 정수 비교만으로 추론이 가능하므로, 이러한 연산을 전용 디지털 회로로 구현하면 메모리 접근을 최소화하고 전력 소모를 크게 낮출 수 있다. 관련 연구에서는 스마트 이미지 센서, 아날로그 매트릭스 곱셈기, 그리고 FPGA 기반 BNN 가속기 등을 검토하고, 이들에 비해 순수 디지털 조합형 구현이 제공하는 에너지 효율성을 부각한다. 핵심 설계는 VGG‑유사 토폴로지를 채택한 BNN으로, 3 × 3 필터와 스트라이드 풀링을 결합해 단계별 피처 맵을 축소한다. 배치 정규화 파라미터는 사전 계산된 정수 임계값으로 변환되어 비교 연산으로 구현된다. 각 이진 컨볼루션 유닛(BinConv)은 XNOR 게이트와 팝카운트용 가산 트리를 포함하며, 가중치가 고정된 경우 XNOR 게이트는 단순 인버터·와이어로 치환된다. 또한 동일 입력값에 대한 중간 결과를 공유함으로써 셀 수를 크게 절감한다. 면적 추정 단계에서는 출력 픽셀 수와 리셉티브 필드 크기를 기반으로 XNOR·반가산·전가산 수를 계산하고, GF‑22 공정의 셀 면적 파라미터(A_XNOR = 0.73 µm², A_HA = 1.06 µm², A_FA = 1.60 µm²)를 적용해 전체 면적을 예측한다. 실제 합성 결과는 16 × 16 입력 네트워크가 0.46 mm², 32 × 32 입력 네트워크가 2.61 mm²를 차지했으며, 가변 가중치 대비 각각 2.2배·2.2배 면적 절감 효과를 보였다. 전력 평가에서는 가변 가중치 구성에서 동적 전력이 13 nJ/img, 누설 전력이 11 µW 수준인 반면, 고정 가중치에서는 동적 전력이 21 nJ/img, 누설 전력이 11 µW로 감소하였다. 전체 에너지 효율은 457 TOP/J에 달해, 기존 아날로그‑디지털 혼합 센서(≤2 TOP/J)와 FPGA 기반 BNN(≤60 TOP/J)보다 크게 앞선다. 학습 단계에서는 MIO‑TCD 데이터셋을 이용해 32 × 32 모델이 64.7 % 정확도, 16 × 16 모델이 50 % 정확도를 달성했으며, 이는 하드웨어 구현에 초점을 맞춘 본 연구의 목표와 일치한다. 결론에서는 현재 합성 툴이 가중치·중간 결과 공유 최적화를 완전하게 수행하지 못해 추가적인 면적·전력 여유가 존재함을 인정하고, 전용 논리 합성 알고리즘 및 비휘발성 메모리와의 통합을 통한 고해상도·고복잡도 BNN 구현 가능성을 제시한다.